דרוש/ה מהנדס/ת Verification לעבודה על פרויקטים מתקדמים בתחומי FPGA, עיבוד אות ו - Controllers. מה כולל התפקיד? פיתוח סביבות Verification במתודולוגיית UVM עבודה עם Sys בחולון
אנחנו מגייס ים מהנדס/ת Verification מנוסה! לחברה ביטחונית וטכנולוגית מובילה בחולון דרוש/ה מהנדס/ת Verification לעבודה על פרויקטים מתקדמים בתחומי FPGA, עיבוד אות ו-Controllers. מה כולל התפקיד? פיתוח סביבות Verification במתודולוגיית UVM עבודה עם SystemVerilog Verification מרמת Block ועד Full-Chip כתיבת Test Plans, עבודה עם Coverage וביצוע RTL Debugging עבודה משותפת עם צוותי FPGA, מערכת ואלגוריתמים מה אנחנו מחפש ים? תואר ראשון בהנדסת חשמל, אלקטרוניקה או מדעי המחשב לפחות 5 שנות ניסיון ב-FPGA/ASIC Verification ניסיון מעשי ב-UVM וב-SystemVerilog ניסיון בסביבת Linux ובכתיבת סקריפטים ניסיון ב-Questa Simulator – יתרון המשרה ממוקמת בחולון ומתבצעת מהמשרדים. מכירים מועמד או מועמדת מתאימים? נשמח לתיוג או לשיתוף.